Презентация - "Использование логических устройств в вычислительной технике"

Тема урока: Использование логических устройств в вычислительной технике

Постановка задач: Как компьютер выполняет арифметические действия? Как устроен его «ум»? Как компьютер запоминает информацию? Какова «память» компьютера?

ПОЛУСУММАТОР И в двоичной системе счисления и в алгебре логики информация представлена в виде двоичных кодов. Для того, чтобы максимально упростить работу компьютера, все математические операции сводятся к сложению. Таблица сложения двоичных чисел: А В S 0 0 0 0 1 1 1 0 1 1 1 1 0 А В P S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0

ПОЛУСУММАТОР Столбец P – аналогичен таблице истинности конъюнкции. Столбец S – аналогичен таблице истинности дизъюнкции, за исключением случая, когда на выходы подаются две единицы. Логическое выражение, по которому можно определить сумму S, записывается следующим образом: S = (A v B) & ¬(A & B)

ПОЛУСУММАТОР Построим к этому логическому выражению логическую схему: Полученная нами схема выполняет сложение двоичных одноразрядных чисел и называется полусумматором, так как не учитывает перенос из младшего разряда в старший (выход Р) Для учета переноса из младшего разряда необходимы два полусумматора. А В & v ¬ & S

СУММАТОР Более «умным» является устройство, которое при сложении учитывает перенос из младшего разряда. Называется оно полный одноразрядный сумматор. Сумматор – это логическая электронная схема, выполняющая сложение двоичных чисел. Сумматор является главной частью процессора. Рассмотрим принцип работы одноразрядного двоичного сумматора:

Принцип работы Одноразрядный сумматор должен иметь три входа: А, В – слагаемые; Р₀ - перенос из предыдущего разряда. И выходы: S – сумма, Р – перенос Нарисуем одноразрядный сумматор в виде функционального узла: Σ Р S B A P₀

Многоразрядный сумматор Но процессор, как правило складывает многоразрядные двоичные числа. Для того, чтобы вычислить сумму n-разрядных двоичных чисел, необходимо использовать многоразрядный сумматор, в котором на каждый разряд ставится одноразрядный сумматор и выход-перенос сумматора младшего разряда подключается к входу сумматора старшего разряда. Σ S₀ B₀ A₀ P₀ Σ Р S₁ B₁ A₁ P₁ Σ Р₃ S₂ B₂ A₂ P₂

ТРИГГЕР (trigger - защелка) Триггер – это устройство, позволяющее запоминать, хранить и считывать информацию. Каждый триггер хранит 1 бит информации, то есть он может находиться в одном из двух устойчивых состояний – логический «0» или логическая «1» Логическая схема триггера: S R v v ¬ ¬ Q Q

Принцип работы Входы: S – (Set - установка) R – (Reset - сброс) Они используются для установки триггера в единичное состояние и сброса в нулевое. В связи с этим такой триггер называют RS-тригерром. Выход Q называется прямым, а противоположный – инверсным. Сигналы на прямом и инверсном выходах, конечно же противоположны. S R v v ¬ ¬ Q Q

Принцип работы 1. При подаче сигнала на вход S триггер переходит в устойчивое единичное состояние. 2.При подаче сигнала на вход R триггер сбрасывается в нулевое состояние. 3. Окончание сигнала в обоих случаях приводит к тому, что R = 0; S = 0. Такой режим часто называют режимом хранения информации. При отсутствии входных сигналов триггер сохраняет последнее занесенное в него значение сколь угодно долго. 4. Режим R = 1; S = 1 считается запрещенным, поскольку в этом случае результат непредсказуем! S R v v ¬ ¬ Q Q ВходS ВходR ВыходQ Выход¬Q Режим триггера 1 0 1 0 Установка 1 0 1 0 1 Установка 0 0 0 Последние значения Хранение информации 1 1 Запрещено!

РЕГИСТР Так как триггер может хранить только 1 бит информации, то несколько триггеров объединяют вместе. Полученное устройство называют РЕГИСТРОМ. В регистре может быть 8, 16, 32 или 64 триггера. Регистры содержатся во всех вычислительных узлах компьютера – начиная с центрального процессора, памяти и заканчивая периферийными устройствами, и позволяют также обрабатывать информацию.

Домашнее задание Знать назначение сумматора и триггера Знать область использования сумматора и триггера Преобразуйте логическое выражение, описывающее работу полусумматора, рассмотренную на уроке, и постройте альтернативную логическую схему.